


Universidad Nacional de Ingeniería
Facultad de Ciencias

Arquitectura de computadores

Instrucciones Punto flotante en MIPS

Prof.: Lic. César Martín Cruz S.
ccruz@uni.edu.pe

Modelo de programación de MIPS R2000



Registros de propósito específico

HI: En las operaciones de multiplicación almacena los 32 *bits más significativos del resultado*. En las operaciones de división almacena los 32 *bits del resto*.

LO: En las operaciones de multiplicación almacena los 32 *bits menos significativos del resultado*. En las operaciones de división almacena los 32 *bits del cociente*.

PC: Contador de programa. Al inicio de cada ciclo, almacena la dirección de memoria que contiene la instrucción que se va a ejecutar.

Registros de la unidad de punto flotante

- Recordemos que el sistema de punto flotante nos permite representar números reales. Hay dos formatos según IEEE754:
 - *Precisión simple: 32 bits.*
 - *Precisión doble: 64 bits.*
- Para ello en MIPS disponemos de 32 registros de 32 bits de ancho cada uno.
- En instrucciones de precisión simple se pueden usar todos los registros: \$f0, \$f1, \$f2, \$f3, ..., \$f31.
- En instrucciones de precisión doble, los registros se usan en parejas de dos registros par-impar: \$f0, \$f1, \$f2, \$f3,..., \$f30, \$f31

Registros de la unidad de punto flotante

0	f0	f1	f2	f3	f4	f5	f6	f7	f8	f9	fl0	fl1	fl2	fl3	fl4	fl5	fl6	fl7	fl8	f19	f20	f21	f22	f23	f24	f25	f26	f27	f28	f29	f30	f31
31																																

Coprocesadores

Hasta 4 coprocesadores.

Hasta 32 registros cada uno, accesibles mediante instrucciones específicas.

- **Coprocesador 0:**

- Coprocesador de control de sistema (*System Control Coprocessor*).
- Obligatorio e incorporado en el chip de la CPU.
- Controla el subsistema de memoria caché.
- Soporta el sistema de memoria virtual y traduce direcciones virtuales en físicas.
- Soporta el manejo de excepciones.
- Maneja los cambios en el modo de ejecución (usuario, núcleo, supervisor).
- Proporciona control de diagnósticos y recuperación ante errores.

- **Coprocesador 1:**

Reservado para la unidad de punto flotante.

- **Coprocesador 2:**

Reservado para implementaciones específicas.

- **Coprocesador 3:**

Reservado para la unidad de coma flotante en MIPS64 Release 2.

Instrucciones PF en MIPS

- Hardware de PF es el coprocesador 1
 - Procesador adjunto que extiende el ISA
- Registros PF separados
 - 32 single-precision: \$f0, \$f1, ... \$f31
 - Paired for double-precision: \$f0/\$f1, \$f2/\$f3, ...
 - Release 2 of MIPS ISA supports 32×64 -bits registros de PF
- Instrucciones de PF operan solamente sobre registros PF
 - Más registros con un mínimo impacto de tamaño de código
- Instrucciones PF de load/store
 - lwc1, ldc1, swc1, sdc1
 - Esto es, ldc1 \$f8, 32(\$sp)

Instrucciones PF en MIPS

- **Aritmética de single-precision**
 - add.s, sub.s, mul.s, div.s
 - Esto es, add.s \$f0, \$f1, \$f6
- **Aritmética de double-precision**
 - add.d, sub.d, mul.d, div.d
 - Esto es, mul.d \$f4, \$f4, \$f6
- **Comparación de single y double precision**
 - c.xx.s, c.xx.d (xx es eq, lt, le, ...)
 - Sets o clears condition-code bit de PF
 - Esto es, c.lt.s \$f3, \$f4
- **Branch dependiendo del resultado de la condición true o false**
 - bc1t, bc1f
 - Esto es, bc1t TargetLabel